CIN0012 - Laboratório de Organização e Arquitetura de Computadores

Especificação do Projeto RISC-V (RV32I)

Profs. Victor Medeiros e Edna Barros
{vwcm, ensb}@cin.ufpe.br

Centro de Informática UFPE


Universidade Federal de Pernambuco

Estes slides são uma adaptação do material baseado no livro Computer Organization and Design RISC-V Edition (2ª edição), de David A. Patterson e John L. Hennessy.

Projeto de um processador RISC-V com pipeline

- Iremos implementar a arquitetura **RISC-V RV32I**
  - Uma arquitetura de conjunto de instruções **aberta e livre**, baseada no conceito **RISC** (Reduced Instruction Set Computer)
  - O sufixo **RV32I** indica que ela utiliza **registradores e endereçamento de 32 bits** e implementa o conjunto básico de **instruções inteiras (I)**
- Implementação base do projeto
  - Partiremos de uma **implementação em SystemVerilog** baseada na **versão em pipeline** do processador apresentada **no livro do Patterson**
  - Essa versão implementa apenas **um subconjunto do RISC-V RV32I**, com as instruções: **ADD, SUB, OR, AND, SLT, BEQ, LW e SW.**
  - O código-fonte está disponível publicamente no GitHub:
    - https://gitlab.com/jualabs-teaching/oac/rv32i_pipelined_base_project.git





Centro de Informática UFPE
Universidade Federal de Pernambuco
cin.ufpe.br

Organização dos acompanhamentos

- 27/10/2026 - Acompanhamento do Projeto RISC-V (Etapa 01)
  - Aritmética, lógica e deslocamentos (R-type)
    - **XOR, SLL, SRL, SRA, SLTU**

Organização dos acompanhamentos

- 03/11/2026 - Acompanhamento do Projeto RISC-V (Etapa 02)
  - Aritmética, lógica e deslocamentos com valores imediatos (I-type)
    - **ADDI, ANDI, ORI, SLTI, SLLI, SRLI, SRAI**
  - Imediato superior (U-type)
    - **LUI, AUIPC**

Organização dos acompanhamentos

- 10/11/2026 - Acompanhamento do Projeto RISC-V (Etapa 03)
  - Acesso à memória (I-type load e S-type)
    - **LB, LH, LBU, LHU**
    - **SB, SH**
  - Desvios e jumps (B-type e J-type)
    - **BNE, BLT, BGE, BLTU, BGEU**
    - **JAL, JALR**
- 17/11/2026 - Apresentação do Projeto

Apresentação e avaliação do projeto

- **Implementação + Relatório (70%) (Nota da Equipe)**
  - Código e relatório no próprio repositório git
- **Apresentação (20%) (Nota individual)**
  - Explanação da implementação em etapas:
    - Aritmética, lógica e deslocamentos (R-type)
    - Aritmética, lógica e deslocamentos com imediatos (I-type)
    - Acesso à memória — loads (I-type)
    - Acesso à memória — stores (S-type)
    - Desvios condicionais (B-type)
    - Jumps (J-type)
    - Imediato superior (U-type)
  - Demonstração no FPGA
- **Participação nos acompanhamentos (10%) (Nota individual)**
  - Participação nas aulas dos dias 27/10, 03/11 e 10/11